Триггеры
В качестве запоминающего элемента в составе узлов и устройств ЭВМ обычно применяется триггер, представляющий собой электронную схему с двумя устойчивыми состояниями равновесия. Одному из этих состояний ставится в соответствие значение "1", а другому - значение "0.
Для установки триггера в то или иное состояние имеются соответствующие входы: R (Reset - сброс) - для установки в "0; S (Set - установка) - для установки в "1". При R = S = 0триггер сохраняет состояние, в котором он находился до поступления нулевых сигналов. При R = 1 и S = 0триггер устанавливается в "0, а при R = 0 и S = 1 - в "1". Состояние, при котором R = S = 1, является недопустимым, так как после прекращения этих сигналов триггер может установиться в любое состояние.
Состояние триггера идентифицируется его выходами: единичным выходом Q и нулевым выходом Q. Если на выходе Q высокий уровень напряжения,
127
то триггер находится в состоянии "1", если низкий уровень, то в состоянии "0". На нулевом выходе Q - все наоборот.
Работа триггера как элементарного автомата с памяти, может быть представлена в виде таблицы переходов (табл. 6.2), отражающей зависимость его состояния Qt + 1 в такте (t + 1) от предшествующего состояния Qt и входных сигналов Rt, St.
Таблица 6.2
Переходы триггера
| Режим работы | Rt | St | Qt | Qt + 1 |
| Хранение "0" | 0 | 0 | 0 | 0 |
| Хранение "1" | 0 | 0 | 1 1 | 1 |
| Установка "1" | Го | 1 | 0 | 1 |
| Подтверждение "1" | 0 | 1 | 1 | 1 |
| Подтверждение "0" | 11 | 6 П | 0 | 0 |
| Установка "0" | 1 | 0 | 1 | 0 |
| Недопустимое состояние | 1 | 1 | 0 | ? |
| Недопустимое состояние | 1 | 1 | 1 | ? |
По табл. 6.2 можно получить аналитическую форму зависимости Qt + 1 от Qt, Rt, St. После соответствующих преобразований эта зависимость имеет вид:
Таким образом, триггер может быть образован из двух логических элементов: либо ИЛИ - НЕ, либо И - НЕ.
Если хотя бы по одному из входов информация в триггер заносится только с приходом синхронизирующего тактового сигнала, то такой триггер называется синхронизируемым.
Если занесение информации в триггер по любому входу происходит без синхронизирующего сигнала, то триггер называется асинхронным.
На рис. 6.7 приведена функциональная схема (а), условное обозначение (б) и временная диаграмма работы (в) асинхронного RS - триггера, построенного на логических элементах ИЛИ - НЕ.
128
Рис. 6. 7. Функциональная схема (а), условное обозначение (б) и временнаядиаграмма работы (в) асинхронного RS - триггера
В синхронизируемых RS - триггерах (рис. 6.8) запись информации производится только при поступлении на синхронизирующий вход С тактового сигнала Т. Здесь управление состоянием RS - триггера, реализованного на элементах И - НЕ, осуществляется через дополнительные элементы И - НЕ, подключенные к его входам. Запись информации в триггер возможна только при поступлении тактового (синхронизирующего) сигнала. При отсутствии такого сигнала триггер может быть установлен в состояние "1" или "0" подачей на дополнительные несинхронизируемые входы Sg и Rg сигналов, соответствующих логическому нулю.
Из временной диаграммы (рис. 6.8, в) видно, что триггер, предварительно установленный в состояние "1" (Q = 1) сигналом по входу Sg может изменить свое состояние на нулевое (Q = 0) только при одновременном поступлении сигналов R и Т. Затем при одновременном воздействии сигналов S и Т триггер снова переходит в единичное состояние (Q = 1) и т.д.
129
Рис. 6.8. Функциональная схема (а), условное обозначение (б) и временнаядиаграмма (в) работы синхронного RS - триггера
Более устойчивую работу обеспечивает синхронизируемый двухтактный RS - триггер, состоящий из двух однотактных триггеров (рис.6.9). Занесение информации в триггер производится после того, как информация о его прежнем состоянии передана во второй триггер. Синхросигналы С на каждый из триггеров поступают в противофазе, При С = 1 информация через входы R и S заносится в первый однотактный триггер, при этом второй триггер не меняет прежнего состояния, так как на него поступает инверсное значение сигнала синхронизации С = 0.
После окончания действия сигнала синхронизации, когда С = 0, а С = 1, первый RS - триггер перейдет в режим хранения, а второй триггер примет то же состояние, что и первый. В итоге к следующему такту (С = 1, С = 0) на выходе двухтактного триггера будет присутствовать сигнал нового состояния триггера, а первый однотактный триггер будет готов к приему следующей информации.
Для асинхронной установки триггера в состояние "0" или "1" могут использоваться дополнительные входы, на которые поступают инверсные значения входных сигналов R и S. При подаче на эти входы сигналов R = 0 и S = 1 триггер установится в состояние "0", а при R = 1 и S = 0 - в состояние "1".
130
Рис. 6.9. Функциональная схема (а) и условное обозначение (б)двухтактного RS - триггера
Кроме RS - триггеров, с раздельными входами R и S применяются также триггеры с более сложной логикой работы. Рассмотрим принцип работы некоторых из них.
Т - триггер (Toggle - релаксатор) является триггером со счетным входом Т. Для его реализации можно использовать двухтактный RS - триггер, в котором выходы Q и Q соединены, соответственно, с нулевым R и единичным S входами (рис. 6.10).
Рис. 6.10. Функциональная схема (а) и временная диаграмма (б)работы Т - триггера
131
При Т = 1 в первый триггер записывается состояние, противоположное ранее хранимому. После окончания счетного импульса (Т = 0) это состояние будет передано во второй триггер, на выходе которого появится сигнал Q, соответствующий его новому состоянию (рис. 6.10, б). С приходом следующего счетного импульса (Т = 1) первый однотактный триггер вновь изменит свое состояние на противоположное, а после окончания его (Т - 0) это состояние будет передано во второй триггер, при этом изменится соответствующим образом его выходной сигнал Q. Таким образом, на выходе Т - триггера формируются сигналы Q с частотой, в два раза меньшей частоты входных счетных импульсов.
D - триггер (Delay - задержка) выполняет функцию временной задержки входного сигнала D.
Применяются только синхронизируемые D - триггеры как однотактные (рис. 6.11, а), так и двухтактные (рис. 6.11, б).
Рис. 6.11. Синхронизируемый D - триггер:а) однотактный; 6) двухтактный
132
Синхронизируемый однотактный D - триггер задерживает сигнал D на полпериода следования синхросигналов Т, а двухтактный D - триггер - на период синхросигналов.
Наиболее сложным и универсальным по своим возможностям является JK - триггер, имеющий два информационных входа J и К, синхронизирующий вход С и два выхода Q и Q. В зависимости от соединения его входов такой триггер может работать как двухтактный синхронный RS - , Т или D - триггер (рис. 6.12).
Рис. 6.12. Схемы включения JK - триггера в качествеRS - (а), Т - (б) и D - триггеров (в)
В функциональном отношении входы JK - триггера эквивалентны входам синхронного RS - триггера (рис. 6.12, а). Использование JK - триггера в режиме Т - триггера достигается объединением входов J и К и подачей на них счетных импульсов (рис. 6.12, б). В режиме D - триггера вход J используется как вход D, а на вход К подается сигнал D после его инверсии (рис. 6.12, в).
133
127 :: 128 :: 129 :: 130 :: 131 :: 132 :: 133 :: Содержание
